



Departamento de Informática

Bacharelado em Ciência da Computação

CI1212 Arquitetura de Computadores

Construindo o Processador

Pipeline superescalar

PE-2020
Prof. Eduardo Todt
Versão 202008061536



Pipeline superescalar


Objetivos

Entender como explorar mais paralelismo
que com o pipeline convencional

Paralelismo no pipeline

Instruction Level Parallelism

várias instruções de um fluxo de execução podem ser realizadas simultaneamente no processador




<http://stmarysgroup-it.blogspot.com/2016/?m=0>

Outras formas de paralelismo

Thread Level Parallelism

vários fluxos de execução podem ser realizados simultaneamente no processador




<http://stmarysgroup-it.blogspot.com/2016/?m=0>

Outras formas de paralelismo

Vector Data Parallelism

a mesma operação é realizada simultaneamente em vários dados (arrays)




<http://stmarysgroup-it.blogspot.com/2016/?m=0>

Instruction Level Parallelism: limitações

Não conseguimos aumentar clock indefinidamente

Não conseguimos aumentar número de estágios indefinidamente com divisão de trabalho razoável; também com mais estágios menores o overhead (registradores entre eles) fica mais significativo no desempenho


Aumento do número de estágios também aumenta penalidades



Instruction Level Parallelism

CPI pipeline =

CPI_ideal +
bolhas_estruturais +
bolhas_data_hazards +
bolhas_control_hazards




Pipeline superescalar

Múltiplos pipelines

Mesmo fluxo de instruções (*stream*)

Dependências entre instruções tanto na sequência como em paralelo → compilador pode ajudar, mas hw precisa cuidar disso

Mais de um despacho de instrução por ciclo



<http://algo.ing.unimo.it/people/andrea/Didattica/HPC>

Execução superescalar

Scheduling das instruções influenciado por:


Dependência **dados**

Dependência **recursos**

Dependência **desvios**

Scheduler **dinâmico** analisa fila de instruções e seleciona grupo para execução simultânea

Execução superescalar



- Each stage operates on up to N instructions each clock cycle
 - Known as wide or superscalar pipelines
 - $CPI_{ideal} = 1/N$
- Options (from simpler to harder)
 - One integer and one floating-point instruction
 - Any $N=2$ instructions
 - Any $N=4$ instructions
 - Any $N=?$ Instructions
 - What are the limits?

Mecanismos de despacho (*issue*)

In-order issue

segue ordem do fluxo
se há dependência da
segunda para a
primeira, só a primeira é
despachada
estático

Out-of-order issue

se há dependência da
segunda para a
primeira, mas não para
a terceira, a terceira é
adiantada e despachada
junto com a primeira
dinâmico

Pipeline estático 2-issue




FIGURE 6.45 A static two-issue datapath. The additions needed for double issue are highlighted: another 32 bits from instruction memory, two more read ports and one more write port on the register file, and another ALU. Assume the bottom ALU handles address calculations for data transfers and the top ALU handles everything else.

Processor superescalar out-of-order (OoO) moderno


Needed to avoid high CPI_{STALL} on deep pipelines



In Order

Out Of Order

In Order



For OoO: determine when operands are ready for inst.



Make sure side-effects happen in correct order!



Processador superescalar out-of-order (OoO) moderno




Figure 4: Pentium® 4 processor microarchitecture

Créditos

Figuras de Patterson&Hennessy 2018, 2004 – Morgan Kaufmann

<https://computationstructures.org/lectures/parallel/parallel.html#6>

<http://stmarysgroup-it.blogspot.com/2016/?m=0>

<http://algo.ing.unimo.it/people/andrea/Didattica/HPC>

The microarchitecture of the Pentium 4 processor, Glenn Hinton



Attribution-NonCommercial-ShareAlike 4.0
International

CI1212

Arquitetura de Computadores



Prof. Eduardo Todt

todt@inf.ufpr.br

Período Especial 2020

